DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

02225580 **Image available**
LIOUID CRYSTAL PANEL DRIVE CIRCUIT

PUB. NO.: **62-142480** [JP 62142480 A]

PUBLISHED: June 25, 1987 (19870625)

INVENTOR(s): TAKAHASHI KIMIYO

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.: 60-283536 [JP 85283536]

FILED: December 17, 1985 (19851217)

INTL CLASS: [4] H04N-005/66; G09G-003/36

JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

JOURNAL: Section: E, Section No. 562, Vol. 11, No. 374, Pg. 136,

December 05, 1987 (19871205)

ABSTRACT

PURPOSE: To improve the display picture quality by switching an input switching element of a sample holding circuit at each one horizontal period and switching an output switching element at 1/2 horizontal period.

CONSTITUTION: An X driver 10 is arranged on one side of a liquid crystal panel 8 to apply shift register operation where the on-period of an output pulse is 1/2H. The period when one row is selected by the X driver 10 is 1/2H and the application time of a video signal subjected to sample holding from a Y driver 9 is nearly 1/2H. In order to improve the vertical resolution of the liquid crystal panel 8, even when the number of longitudinal picture elements is increased, the period of the voltage applied to one picture element, that is, the period when a voltage is applied to the picture element and held until the voltage is applied next is one vertical period and the period is a half in comparison with the interlacing system.

19日本国特許庁(IP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 142480

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和62年(1987)6月25日

H 04 N 5/66 G 09 G 3/36 102

B - 7245 - 5C8621-5C

審査請求 未請求 発明の数 1 (全8頁)

69発明の名称 液晶パネル駆動回路

> ②特 願 昭60-283536

❷出 昭60(1985)12月17日

明 者 @発

槒

公代

門真市大字門真1006番地 松下電器產業株式会社内

の出 願 人 松下電器産業株式会社 門真市大字門真1006番地

理 9代 弁理士 中尾 赿 男 外1名

1、発明の名称

液晶パネル駆動回路

2、特許請求の範囲

第1の映像信号をサンプリングする第1のスイ ッチング素子の出力端子に第2,第3のスイッチ ング素子が並列に接続され、第2,第3のスイッ チング素子の出力端子と挑準電位間にそれぞれ第 1,第2のホールドコンデンサが接続され、第2 の映像信号をサンブリングする第4のスイッチン グ索子の出力端子に第5、第6のスイッチング素 子が並列に接続され、第5、第8のスイッチング 素子の出力端子と悲楽似位間にそれぞれ第3,第 4のホールドコンデンサが接続され、第2のスイ ッチング素子と第1のホールドコンデンサの交点 に第てのスイッチング架子が接続され、第3のス イッチング案子と第2のホールトコンデンサの交 点に第8のスイッチング素子が接続され、第5の スイッチング索子と第3のホールドコンデンサの 交点に第9のスイッチング素子が接続され、第6

のスイッチング索子と第4のホールドコンデンサ の交点に第10のスイッチング索子が接続され、 第7~第10のスイッチング素子の出力端子は互 いに接続されてサンプルホールド回路の出力とな り、1 水平周期どとにオン,オフをくり返す第1 の制御パルスにより第2,第5のスイッチング素 子が開閉され、第1の側御パルスと逆相の関係に ある第2の制御パルスにより第3,第6のスイッ チング素子が開閉され、第1の制御パルスの前半 部からなる第3のパルスにより第8のスイッチン グ素子が開閉され、第1の制御パルスの後半部か らたる第4のパルスにより第10のスイッチング 素子が開閉され、第2の制御パルスの前半部から なる第5のパルスにより第7のスイッチング案子 が開閉され、第2の制御パルスの後半部からなる 第6のパルスにより第9のスイッチング案子が開 閉されるサンプルホールド回路を有することを特 徴とする液晶パネル駆動回路。

3、発明の詳細な説明

産業上の利用分野

本発明は、カラー液晶テレビジョン受像機など に用いられるアクティブマトリクス形の液晶パネルの駆動回路に関するものである。

従来の技術

近年、液晶パネルを表示素子とした液晶テレビジョン受像機が開発されている。この液晶テレビジョン受像機の動作の概要についてまず説明する。

第4図に液晶テレビジョン受像機の一般的な構成を示す。放送局から送られたテレビ信号はアントンでで、放送局から送られたテレビ信号はアントンでで、大きな変換された。中間周波数で増高される。中間周部3で増入したののでは、信号というのでは、信号というのでは、自己の理部では、自己の理部では、自己の理部では、自己の理部では、自己の理部では、「Notation」のでは、「Notation」のでは、「Notation」のでは、「Notation」のでは、「Notation」というのでは、「Notation」というのでは、「Notation」というのでは、「Notation」というのでは、「Notation」というのでは、「Notation」というのでは、「Notation」というのでは、「Notation」というのでは、「Notation」というのでは、「Notation」というには、Notation」というには、Notation」というには、Notation」には、Notation」というには、Notation」には、Notation」には、Notation。「Notation」には、Notation」には、Notation。「Notation」に

5 _{~- "}

レジスタであり、クロック φτ とスタートパルス S を入力とし、サンブリングパルス Q1, Q2,, Qn を順次出力する。14はサンブルホールド回路及びオペアンブであり、映像信号ライン12の映像信号をシフトレジスタからのサンブリングパルス Q1, Q2,, Qn によってサンブリングし、外部から加えられる G1, G2パルスによってホールド動作を行なうものである。サンブルホールド回路及びオペアンブ14の出力は I ドライパー B の出力端子 T 01, T 02,, Y 0n に接続されてシウ、て接続されている。

第5図におけるサンブルホールド回路及びオペアンブの1つの回路(n番目)を第6図に示す。 第6図において12は映像信号ラインであり、ビデオ1、ビデオ2、ビデオ3の3本のラインから なる。n番目のサンブルホールド・オペアンプ部 にはビデオ2から映像信号が供給されるものとす る。15~20はスイッチング回路であり、それ 号は、サンブルホールドされてアクティブに印かった。また映像信号は側御部でに加えられ、ストライがにのはいれるのでを種側がいれての一つの側側では、大きができるのであり、このではアクティがであり、このではアクティがであり、このであり、このではアクスでは、大きができるのであり、このではアクスをは、ストライバーのからの体では、ストライバーのからの像信号とによって、ストライバーのからの像信号とによって、アクティブである。

次に、第4図に示す『ドライバー日の動作の概要について説明する。第5図に『ドライバー日の 構成の一例を示す。クロマ部からのR,G,B信号はR,G,B端子に加えられ、アナログマルチプレクサ11により1水平周期毎に切り換えられ 3本の映像信号ライン12に導かれる。アナログマルチプレクサ11は液晶パネルのR,G,B絵

6 x- "

ぞれ矢印で示す記号のパルスがハイレベルのときオン・ローレベルのときオフとなる動作をするものである。15は映像信号サンブリンク用のスイッチング回路18,17に加えられ、ンデング回路18,17に加えられ、ンデング回路の出力はイッチング回路であり、10に接続され、ホールドコンサの出力は投充では、20はカスイッチング回路の出力が発表にした電荷を放電である。10に対している。

以上のように構成されたサンブルホールド回路 について、以下にその動作を説明する。第6図に 示すサンブルホールド回路及びオペアンブの各部 の波形を第7図に示す。第7図において ♥2 は映 像信号ライン12のビデオ2ラインに加えられた テレビ映像信号であり、1水平周期を1 H で表わしてある。(以下、1水平周期を1 H と略す。) G1, G2 はサンブルホールトのスイッチング回路1 8~1 Θに加えられる制御パルスであり、G1, G2 とも周期は2 H であり位相は互いにπだけずれている。また、サンブルホールト動作を確実に行うために、G1, G2 の両方ともがオフである期間を設けている。G1, G2 の一方がオンとなっている期間を t1, t2,...... で示してある。

Qn は第 5 図のシフトレジスタ 1 3 の n 番目出力パルスであり、スイッチング回路 1 5 を開閉する映像信号サンプリングパルスである。 Vna, Vnb はそれぞれホールドコンデンサ2 2 1 にかかる電圧被形であり、 Yonは Y ドライパー 9 の n 番目の出力被形である。 P は G1, G2 の両方ともがオフである期間内にスイッチング回路 2 0 に加えられる制御パルスである。 t1 の期間は G2 がオンで G1 がオフであるから、ホールドコンデンサ 2 3 には 5 れるとともに、ホールドコンデンサ 2 3 には

9 ~- 9

て絵素数はNTSC方式の場合で480程度である。9はTドライバー、10はTドライバーである。Xドライバー10は1フィールドごとに左右のICが交互に動作し、出力パルスのオン期間は1Eである。

インターレース方式の場合、アクティブマトリクスカラー液晶パネルの1つの絵素にかかる電圧の周期、すなわち絵素に電圧が印加され、ホールドされ、次に電圧が印加されるまでの期間が2垂直周期となり、ノンインターレース時の2倍となる。またアクティブマトリクス液晶パネルを構成するTPT(薄膜トランジスタ)のオフ抵抗は有限値であるから、ホールド期間が長いほどこの電圧は放電され、ホールド期間が長いほどこの電圧変化は大きなものとなる。

従って、第8図のようを従来の構成でインターレース方式の駆動を行うと、液晶パネル8上に現われる輝度のチラツキ、すなわちフリッカーの周波数が低くなるとともに、そのレベルも大きくなるのでフリッカーが目立ち、非常に見にくい画面

Qn のサンブリングパルスによって映像情報 Vnb がサンブリングされる。次に t2 の期間は G1 が オン、G2 がオフであるから、 t1 期間にサンプ リングされた Vnb の情報が Y ドライバー I G の出 力 Yōn に伝えられるとともにホールドコンデンサ 2 2 には Qn のサンブリングパルスによって映像 情報 Vna がサンプリングされる。以下、 t3, t4, ……の期間はそれぞれ t1, t2の期間と同様の動 作をくり返す。

発明が解決しようとする問題点

しかしながら上記のような構成では、次のような問題点があった。すなわち、従来の回路構成の ドライバー9を用いてカラー液晶パネル画面の 垂直方向の解像度を上げるためには、たて方向の 絵案数を増すとともに、CRTテレビ受像機と同じようにインターレース(飛越走査)方式としな ければならない。

インターレース時の液晶パネルとドライパーと の関係を第8図に示す。第8図において、8はア クティブマトリクスカラー液晶パネルであり、た

10 _{~- "}

となり、表示面質を極端に悪化させてしまりとい う問題点を有していた。

本発明は上記問題点に鑑み、カラー液晶パネルの垂直方向の解像度を上げても、フリッカーの増加を抑え、表示両質の悪化を防ぐことのできる液晶パネル駆動回路を提供することを目的とするものである。

問題点を解決するための手段

上記問題点を解決するために、本発明の液晶パネル駆動回路は、第1の映像信号をサンプリングする第1のスイッチング案子の出力端子に第2,第3のスイッチング案子の出力端子と基準電位間にそれぞれ第1,第2のホールドコンデンサが接続され、第2の映像信号をサンプリングする第4のスイッチング案子の出力端子に第5,第6のスイッチング案子の出力端子と基準電位間にそれぞれ第3,第4のホールドコンデンサが接続され、第2のスイッチング案子と第1のホールドコンデ

ンサの交点に第7のスイッチング素子が接続され、第3のスイッチング素子と第2のホールドコンデンサの交点に第8のスイッチング素子が接続され、第6のスイッチング素子と第3のホールドコンデンサの交点に第9のスイッチング素子が接続され、第6のスイッチング素子と第4のホールドコンデンサの交点に第10のスイッチング素子の出力端子は互いに接続されてサンブルホールド回路の出力となされている。

そして、1水平周期ごとにオン・オフをくり返す第1の制御パルスにより第2、第5のスイッチング案子が開閉され、第1の制御パルスと逆相の関係にある第2の制御パルスにより第3、第8のスイッチング案子が開閉され、第1の制御パルスの前半部からなる第4のパルスにより第10のスイッチング案子が開閉され、第2の制御パルスの前半部からなる第5のパルスにより第7のスイッチン

13 ~- %

第1図は本発明の一実施例における液晶パネル 駆動回路の構成を示すものであり、第5図におけるサンブルホールド・オペアンブ14の一つの回路(n番目)を示すものである。第1図において12は映像信号ラインであり、ビデオ1,ビデオ2,ビデオ3の3本のラインからたる。n番目のサンブルホールド・オペアンブ部には第1の映像信号ラインとしてビデオ3,第2の映像信号ラインとしてビデオ2が割り当てられているものとする。

24は出力バッファの役目をしているオペアンプ21の入力容量であり、20は入力容量24に蓄積された電荷を放電させるためのスイッチング回路である。25~34はそれぞれ第1~第10のスイッチング回路であり、それぞれ矢印で示す配号のパルスがハイレベルのときオンとなる動作をするものである。25、28は映像信号サンブリング用のスイッチング回路対26,27及び29,30に加えられ、入

グ素子が開閉され、第2の制御パルスの後半部からなる第6のパルスにより第9のスイッチング案子が開閉されるサンブルホールド回路を有する枠成にしたものである。

作用

本発明は、上記した柳成によって、サンブルホールド回路の入力側スイッチング素子の開閉を1水平周期期間ごとに行い、出力側スイッチング素子の開閉を2水平周期期間ごとに行っているため、アクティブマトリクス形のカラー液晶パネルのたてある。とができるものである。とができるものである。

寒施例

以下、本発明の一実施例の液晶パネル駆動回路 について、図面を参照しながら説明する。

14 7 9

カスイッチング回路対26、27の出力にはそれぞれ第1、第2のホールドコンデンサ35、36が接続され、また入力スイッチング回路対29、30の出力にはそれぞれ第3、第4のホールドコンデンサ37、38が接続されている。31~34は出力スイッチング回路であり、その交点に接続されている。37の交点、30の交点に接続されたれ26、35の交点に接続されたいる。オペアンブ21の入力端子に接続されている。オペアンブ21の出力が『ドライバーの出力『onとたり、これが液晶パネルのソースラインに接続されている。

以上のように構成された液晶パネル駆動回路について、以下にその動作を説明する。第2図は、第1図に示す液晶パネル駆動回路の各部の液形を示す。第2図において V2、V3 はそれぞれビデオ 2、ビデオ3に加えられるテレビ映像信号である。 G1、G2 は入力側スイッチング回路26、27、29、30に加えられる制御パルスである。 Qn は

第5図のシフトレジスト13のn番目出力パルス であり、スイッチング回路25,28を開閉する 映像信号サンブリングパルスである。 GifはGiの 前半部、G1bはG1の後半部、G2fはG2の前半部、 G2bはG2 の後半部のパルスであり、出力側スイ ッチング回路31~34を制御するものである。 またサンプルホールド動作を確実に行うために、 G₁f,G₁b,G₂f,G₂bのすべてがオフである期間 tを設けている。Gif,Gib,Gif,Gibのどれか がオンとなっている期間を t1, t2, …… で示して ある。 Vna, Vnb, Vnc, Vnd はそれぞれホールド コンデンサ35,36,37,38にかかる電圧 彼形である。PはGif, Gib, Gif, Gibのすべて がオフである期間内にスイッチング回路20に加 えられる制御パルスであり、YonはYドライバー のn番目出力波形である。

 t_1 の期間は G_2 , G_2 f がオンであり、その他の制御パルスがオフであるから、ホールドコンデンサ 3 5 の情報 V_{na} が Y ドライバーの出力 V_{on} に伝えられる。 t_2 の期間は G_2 , G_2 b がオンであるから、

17 ~- 5

8はアクティブマトリクス形のカラー液晶パネル であり、たて絵素数はNTSC方式の場合で480 程度である。9は本駆動回路を搭載した『ドライ パー、10はXドライパーである。Xドライパー 10は液晶パネル8の片側に配置され、出力パル スのオン期間が光Hであるシフトレジスタ動作を 行う。スドライバー10によって1つの行が選択 される期間が近日であり、アドライバー日からの サンプルホールドされた映像信号の印加時間も約 ½ H である。従って、液晶パネル8の垂直解像度 を上げるため、たて絵素数を増し(NTSC方式 の場合には480程度)ても、1つの絵案にかか る電圧の周期、すなわち絵索に電圧が印加され、 ホールドされ、次に電圧が印加されるまでの期間 は1垂直周期(NTSC方式の場合約16.7msec) であり、インターレース方式とした場合に比べて 50時間となる。

以上のように、本実施例によれば、サンブルホールド回路の入力側スイッチング案子の開閉を1 B期間ごとに行い、出力側スイッチング案子の開

ホールドコンデンサ37の情報 Vnc が Y ドライバ -の出力 Yon に伝えられる。 ti,t2 及びその間の tの期間はG2 がオンであり G, がオフであるか ら、ホールドコンデンサ36,38には Qn のサ ンプリングパルスによって映像情報 Vnb, Vnd が サンプリングされる。次に、 ts の期間はG1,G1g がオンであるから t1 ~ t2 期間にサンプリングさ れたホールドコンデンサ36の情報 Vnbが Yドラ イパーICの出力 Yon に伝えられる。 t4の期間は G1.G1bがオンであるからt1~t2期間にサンブ リングされたホールドコンデンサ38の情報▼nd が『ドライバーの出力Yonに伝えられるots~t4 期間はG₁ がオン、G₂がオフであるから、ホール ドコンデンサ35、37亿は Q_n のサンプリング パルスによって映像情報 Vna, Vnc がサンプリン グされる。以下 ts, ts, tr, ts,の期間はそ れぞれ t₁,t₂,t₃,t₄ の期間と同様の動作をく り返す。

第3図に、本回路を使用した場合の液晶パネル とドライバーとの関係を示す。第3図において、

18 ,_ ,

閉を55日期間ごとに行うととにより、アクティブマトリクス形のカラー液晶パネルのたて方向絵案数を増しても、パネル画面上に現われるフリッカー周波数の低下、及びそのレベルの増加を抑えることができ、表示画質の向上を図ることができる。なお、以上の説明は、アクティブマトリクス形のカラー液晶パネルの場合であったが、アクティブマトリクス形のモノクローム液晶パネルの場合でも同様に適用できる。


発明の効果

以上のように、本発明によれば、サンブルホールド回路の入力個スイッチング素子の開閉を1水平周期期間ごとに行い、出力側スイッチング素子の開閉を2水平周期ごとに行うようにしたことにより、液晶パネルのたて方向絵案である電圧の周期が1垂直周期のままにすることができるため、液晶パネル上に現われるフリッカー周波数の低下及びそのレベルの増加を抑えることができ、表示画質の向上を図ることができる。


4、図面の簡単を説明

12……映像信号ライン、21……オペアンプ、 20,25~34……スイッチング回路、35~ 38……ホールドコンデンサ、24……容量成分。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名 第 1 図


12--・映像信きライン 20.25~34--- スイッチング 回路 21--- オロアンア 24--- 各量灰分 35~28--- ホールドコンデンサ




第 2 図



第 3 図





—527—

м М

緻

X

紐

7709° 725 7294

8 G 70

第8 図

